Page 88 -
P. 88
CH-CPLD 補充教材
例 4：有致能端之解碼器(設計具有低態致能且低態輸出 2 對 4 解碼器)
(1)方塊圖：
(2)真值表：
註：(1)因致能端(enable)有加小圓圈，所以低準位動作。
(2)因輸出也有加小圓圈，平時為高準位，被解碼到，低準位動作。
(3)有些 IC 其致能端被標示為晶片選擇端(chip select)。
86 
