Page 93 -

CH-CPLD 補充教材

1. 上機操作步驟說明如下：(光碟範例 12_decoder3_8_2_4)

本小節將利用上一小節所設計"具有低態致能且低態輸出 2 對 4 解碼器"來擴
充設計 3 對 8 解碼器，方塊圖如圖 4-49 所示。

圖 4-49 2 對 4 解碼器擴充 3 對 8 解碼器方塊圖
¾ Step 1：建立新專案，命名：decoder3_8_2_4。並將

decoder2_4_enable.bdf、decoder2_4_enable.bsf 拷貝至本目錄下，並加入
專案內。
¾ Step 2：建立繪圖檔，命名 decoder3_8_2_4.bdf，繪圖如圖 4-50 示。

圖 4-50 2 對 4 解碼器擴充 3 對 8 解碼器電路

91