Page 57 -
P. 57
CH-CPLD 補充教材
例 2：全加器設計(Full Adder Design)
(1) 功能：全加器有三輸入及二個輸出，執行一位元與一位元相加，考慮前一
級進位。
(2) 方塊圖：
(3) 真值表：
Ai Bi Ci Ci+1 Si
00000
00101
01001
01110
10001
10110
11010
11111
(4) 輸出函數：
∑Si = (1,2,4,7) = Ai BiCi + Ai Bi Ci + Ai Bi Ci + Ai BiCi
= Ai ⊕ Bi ⊕ Ci
∑Si+1 = (3,5,6,7) = Ai Bi + AiCi + BiCi
55 
