Page 55 -
P. 55
CH-CPLD 補充教材
圖 4-16 半加器電路
¾ Step 3：編譯電路。
¾ Step 4：功能模擬：
a. 新增一波形檔，如圖 4-17 所示。(模擬長度 50ns，每一單位 10ns)
圖 4-17 半加器波形模擬劃面
b. 執行功能模擬，結果如圖 4-18 所示。
圖 4-18 半加器模擬結果劃面
¾ Step 5：接腳指定，再重新編譯電路。
¾ Step 6：下載燒錄。
¾ Step 7：排線連接，切換指撥開關位置，觀察 LED 的變化是否正確。
53 
