Page 61 -
P. 61
CH-CPLD 補充教材
例 3：全加器由兩個半加器與 OR 閘組成。(元件製作)
(1) 輸出函數：
Si = Ai ⊕ Bi ⊕ Ci = ( Ai ⊕ Bi ) ⊕ Ci
∑Ci+1 = (3,5,6,7) = Ai Bi + Ci ( Ai ⊕ Bi )
(2) 真值表：
(3) 邏輯圖：
(4) 方塊圖：
59 
