Page 54 -
P. 54
CH-CPLD 補充教材
二、實驗項目：半加器/全加器
例 1：半加器設計(Half Adder Design)
(1) 功能：執行一位元(bit)與一位元相加，不考慮進位。
(2) 方塊圖：
(3) 真值表：
Ai Bi Ci+1 Si
0000
0101
1001
1110
∑(4) 輸出函數 Si = (1,2) = Ai Bi + Ai Bi
∑Ci+1 = (3) = Ai ⋅ Bi
(5) 邏輯圖：
1. 上機操作步驟如下：(光碟範例 03_half_adder)
¾ Step 1：建立新專案，命名：half_adder。
¾ Step 2：建立繪圖檔，命名 half_adder.bdf，取出一個二輸入 XOR 閘、一
個二輸入 AND 閘，繪圖如圖 4-16 所示。
52 
