Page 184 -
P. 184
CH-CPLD 補充教材
7.2 規則計數
1. 一律用 2 輸入 AND 閘-同步方式
用 JK 設計一 5 bit 之同步計數器(MOD_32)。
假設 AND 閘延遲 27ns，JK 延遲 40ns，最大延遲時間 = 27 + 27 +27 + 40 = 121
ns
f max = 1 = 8.26MHz
121ns
2. AND 閘輸入端不限--------同步方式
最大延遲時間 = 27 +40 = 67ns
f max = 1 = 14.92MHz
67ns
182 
