Page 107 -
P. 107
CH-CPLD 補充教材
圖 4-57 利用多工器設計全加器電路
¾ Step 3：編譯電路。
¾ Step 4：功能模擬：執行功能模擬，結果如圖 4-58 所示。
(模擬長度 90ns，每一單位 10ns)
圖 4-58 全加器模擬結果畫面
¾ Step 5：接腳指定，如圖 4-23 所示。再重新編譯電路。
¾ Step 6：下載燒錄。
¾ Step 7：排線連接，切換指撥開關位置，觀察 LED 的變化是否正確。
105 
