Page 7 -
P. 7
CH-CPLD 補充教材
第貳章 QUARTUSⅡ 8.1 軟體設計流程介紹
本節以五種基本邏輯閘(NOT、AND、OR、NAND、NOR)為例，來說明整
個設計流程。一般而言，設計流程包含：
z Step 1 建立新專案：主要建立專案目錄及名稱，及聯結所需檔案及資
料庫、晶片型號。
z Step 2 電路設計：主要是如何設計電路，可用電路圖(Schematic)繪製
或硬體描述語言來描述(Hardware Description Language HDL，如
VHDL、Verilog、AHDL 等) ，本書主要以繪圖方式為主。
z Step 3 電路編譯：將第二步所設計的電路做電路檢查或語法檢查。
z Step 4 功能模擬：編輯測試波形，模擬電路功能是否正確。
z Step 5 接腳指定：自行定義輸入與輸出節點，對應至選用 FPGA/CPLD
晶片之腳位，符合實際輸入與輸出連接之需求。
z Step 6 重新編譯：重新電路編譯後，便可產生規劃 FPGA/CPLD 之燒
錄檔案。
z Step 7 下載燒錄與驗証：將燒錄檔下載，燒錄至晶片內，利用不同之
電壓位準 (邏輯 1 或邏輯 0) 加入晶片之輸入接腳，以驗證輸出節點之
邏輯準位，是否符合數位電路設計之要求。此時使用者需配合實驗器利
用單心線或排線，接引晶片輸出入腳位至適當的 IO 電路，以便觀察結
果。
5 
